Sub bab 7.4 ,voltage divider biasing

Resistor adalah komponen Elektronika Pasif yang memiliki nilai resistansi atau hambatan tertentu yang berfungsi untuk membatasi dan mengatur arus listrik dalam suatu rangkaian Elektronika

Ground

Ground berfungsi sebagai penghantar arus listrik langsung ke bumi atau tanah saat terjadi kebocoran isolasi atau percikan api pada konsleting

Transistor FET

Field Effect Transistor atau FET memiliki fungsi yang hampir sama dengan Transistor bipolar pada umumnya. Perbedaannya adalah pada pengendalian arus Outputnya. Arus Output (I_C) pada Transistor Bipolar dikendalikan oleh arus Input (I_B) sedangkan Arus Output (I_D) pada FET dikendalikan oleh Tegangan Input (V_G) FET.

3. Dasar Teori[Kembali]

Pengaturan bias pembagi tegangan yang diterapkan pada amplifier transistor BJT juga diterapkan pada amplifier FET seperti yang ditunjukkan oleh Gambar. 6.20.

Konstruksi dasarnya benar-benar sama, tetapi analisis DC masing-masing sangat berbeda. Ig 0 A untuk FET amplifiers, tetapi besarnya Ib untuk penguat BJT umum-emitor dapat mempengaruhi DC tingkat arus dan tegangan di sirkuit input dan output. Ingat bahwa Ib menyediakan hubungan antara sirkuit input dan output untuk konfigurasi pembagi tegangan BJT sementara Vgs akan melakukan hal yang sama untuk konfigurasi FET

Gambar 6.20 dapat dilakukan analisa DC dengan menghilangkan semua kapasitor (membuatnya open sirkuit/dianggap tidak ada). Ditunjukkan pada gambar 6.21

Selain itu, sumber Vdd dipisahkan menjadi dua sumber yang sama untuk memungkinkan pemisahan lebih lanjut dari daerah input dan output dari pekerjaan bersih. Sejak Ig 0 A, hukum Kirchhoff saat ini mensyaratkan bahwa R1 R2 dan seri sirkuit ekivalen yang muncul di sebelah kiri gambar dapat digunakan untuk menemukan level Vg.

Tegangan VG, sama dengan tegangan pada R2, dapat ditemukan menggunakan aturan pembagi tegangan sebagai berikut:

Dengan menggunakan hukum KVL (gambar 6.21) didapatkan persamaan :

Hasilnya menentukan bahwa setiap kali kita merencanakan Persamaan. (6.16), jika kita memilih ID 0 mA, the nilai VGS untuk plot adalah VG volts. Titik yang baru saja ditentukan muncul pada Gambar. 6.22.

Untuk titik lain, mari kita gunakan fakta bahwa pada titik mana pun pada vertikal Sumbu VGS 0 V dan pecahkan untuk nilai ID yang dihasilkan :

Hasilnya menentukan bahwa setiap kali kita merencanakan Persamaan. (6.16), jika VGS 0 V, level ID adalah ditentukan oleh Persamaan. (6.18). Persimpangan ini juga muncul pada Gambar 6.22. Dua poin yang didefinisikan di atas memungkinkan gambar garis lurus untuk diwakili

Persamaan (6.16). Perpotongan garis lurus dengan kurva transfer di wilayah tersebut di sebelah kiri sumbu vertikal akan menentukan titik operasi dan yang sesuai level ID dan VGS. Karena persimpangan pada sumbu vertikal ditentukan oleh ID VG / RS dan VG adalahdiperbaiki oleh jaringan input, meningkatkan nilai RS akan mengurangi tingkat ID di terseksi seperti yang ditunjukkan pada Gambar. 6.23. Cukup jelas dari Gambar 6.23 bahwa:

Peningkatan nilai RS menghasilkan nilai ID diam yang lebih rendah dan nilai VGS yang lebih negatif.

Setelah nilai diam IDQ dan VGSQ ditentukan, jaringan yang tersisa analisis dapat dilakukan dengan cara biasa. Itu adalah,

3a. Contoh Soal[Kembali]

1. Tentukan pada jaringan dalam gambar 7.85

a. VG

b. IDQ dan VGSQ

c. VD dan VS

d. VDSQ

Jawab :

2. Tentukan pada jaringan dalam gambar 7.86

a. ID

b. VS dan VDS

c. VG dan VGS

d. VP

Jawab :

3b. Example[Kembali]

Tentukan IDQ dan VGSQ dari rangkaian berikut ini

Jawab : Untuk karakteristik transfer, jika ID = IDSS>4 = 8 mA>4 = 2 mA, maka VGS =

VP>2 = -4 V>2 = -2 V. Kurva yang dihasilkan mewakili persamaan Shockley

muncul di Gambar 7.22. Persamaan jaringan didefinisikan oleh

Q point daru Fig 7.21

Saat ID = 0 mA , VGS = +1.82 V dan Saat VGS = 0 V , maka

Garis bias yang dihasilkan muncul pada Fig. 7.22 dengan nilai diam

IDQ= 2.4 mA dan VGSQ = -1.8 V

2. Tentukan VD dan VS dari rangkaian berikut ini

Jawab :

3. Tentukan VDS dan VDG dari rangkaian berikut ini

Jawab :

3c. Pilihan Ganda[Kembali]

1. Manakah dari hubungan berikut yang benar tentang arus gerbang?

a. SG=ID+IS
b. ID=IG
c. IS= IG
d. IG=0

e. ID=0

Jawab:d. Struktur fisik FET yang mengandung silikon dioksida memberikan ketahanan tak terbatas. Oleh karena itu tidak ada arus yang akan mengalir melalui terminal gerbang.

2. Apa yang akan terjadi jika nilai Rs tambah?

a. VGs Meningkat
b. VGs Mengurang

c. VGs =Rs

d. VGs Tetap sama
e. VGs=0

Jawab: b. Meningkatnya nilai Rs menghasilkan nilai quiescent yang lebih rendah dari ID dan lebih banyak nilai negatif dari VGs.

3. Apa arus yang mengalir melalui R1 resistor untuk pembagi tegangan (R1=R2=1KΩ, VDD=10V)?

a. 2mA

b. 5mA

c. 3mA

d. 1mA

e. 2mA

Jawab: b. IR1=IR2 =VDD/(R1+R2 )

IR1 = 10/2KΩ

IR1 = 5mA.

4. Prinsip Kerja[Kembali]

Semua kapasitor, termasuk kapasitor bypass C S , telah diganti dengan "sirkuit terbuka"

setara. Selain itu, sumber V DD dipisahkan menjadi dua sumber yang setara untuk memungkinkan pemisahan lebih lanjut dari daerah masukan dan keluaran jaringan. Karena IG = 0 A, hukum Kirchhoff saat ini mengharuskan IR1 = IR2, dan deret rangkaian ekuivalen yang muncul di sebelah kiri gambar dapat digunakan untuk mencari level V G . Itu tegangan V G , sama dengan tegangan pada R2,

5. Gambar Rangkaian[Kembali]