TP Modul 2 Percobaan 2 kondisi 18

 

 

 




1. Kondisi
[Kembali]

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=0, B2=1
2. Rangkaian Simulasi [Kembali]
Gambar 1. Rangkaian T flip flop 

   
3. Video [Kembali]

Video 1. Rangkaian T flip flop 

4. Prinsip Kerja [Kembali]
Rangakaian ini menjadi terlarang dikarnakan output Q dan Q' sama-sama berlogika 1 yang mana seharusnya nilai Q dan Q' berbeda, hal ini dikarenakan input R dan S berlogika 1(low) yang mana S (Set) Digunakan untuk mengatur output Q menjadi 1.R (Reset): Digunakan untuk mengatur output Q menjadi 0. sehingga didapatkan input Q berlogika 1. dan agar menjadi tidak terlarang nilaiinput R=1 dan S=1 sehingga jika input CLK diberikan trigger agar terjadi perubahan pada outputnya.

5. Link Download [Kembali]











Komentar

Postingan populer dari blog ini

TB mikroprosesor

Tugas Besar Kontrol Ladang Jambu

UTS UP & UC